

산업 파워 모듈용 900 V MOSFET 개발

정헌석 

극동대학교 에너지IT공학과

Development of 900 V Class MOSFET for Industrial Power Modules

Hunsuk Chung

Department of Energy IT Engineering, Far East University, Eumseong 27601, Korea

(Received December 30, 2019; Revised January 29, 2020; Accepted January 31, 2020)

Abstract: A power device is a component used as a switch or rectifier in power electronics to control high voltages. Consequently, power devices are used to improve the efficiency of electric-vehicle (EV) chargers, new energy generators, welders, and switched-mode power supplies (SMPS). Power device designs, which require high voltage, high efficiency, and high reliability, are typically based on MOSFET (metal-oxide-semiconductor field-effect transistor) and IGBT (insulated-gate bipolar transistor) structures. As a unipolar device, a MOSFET has the advantage of relatively fast switching and low tail current at turn-off compared to IGBT-based devices, which are built on bipolar structures. A superjunction structure adds a p-base region to allow a higher yield voltage due to lower $R_{DS(on)}$ and field dispersion than previous p-base components, significantly reducing the total gate charge. To verify the basic characteristics of the superjunction, we worked with a planar type MOSFET and Synopsys' process simulation T-CAD tool. A basic structure of the superjunction MOSFET was produced and its changing electrical characteristics, tested under a number of environmental variables, were analyzed.

Keywords: Superjunction, MOSFET, Pillar, Breakdown voltage, Power devices, On resistance

1. 서론

Power device는 고전압을 제어하는 데 사용되는 소자로서 높은 신뢰성과 고효율을 필요로 하고, EV (electric-vehicle) 충전기, 신재생 에너지 발전기, 용접기, 3-상 SMPS (switched-mode power supply), 전기자동차, 공장 자동화와 같은 다양한 산업의 효율 향상에 기여하고 있다 [1,2,6,7].

Power device는 대표적으로 전력 MOSFET과 IGBT (insulated gate bipolar transistor)가 있다. 전력 MOSFET은 IGBT에 비해 빠른 스위칭 속도와 turn-off 시 꼬리전류(tail current)가 없는 장점이 있다 [8]. 또한 초접합 구조는 P-base 아래 pillar 영역을 추가하여 낮은 온저항과 전계 분산으로 높은 항복전압의 장점이 있다 [1,3-5]. 따라서 본 논문에서는 초접합 구조를 갖는 900 V급 전력 MOSFET 소자를 설계하여, 전기적 특성을 보고자 하였다.

900 V급 초접합 MOSFET의 최적화를 실험하기 위해서 소자 및 공정 시뮬레이터인 T-CAD tool을 사용하여 검증하고자 하였다.

✉ Hunsuk Chung; hschung@kdu.ac.kr

Copyright ©2020 KIEEME. All rights reserved.
 This is an Open-Access article distributed under the terms of the Creative Commons Attribution Non-Commercial License (<http://creativecommons.org/licenses/by-nc/3.0>) which permits unrestricted non-commercial use, distribution, and reproduction in any medium, provided the original work is properly cited.

2. 실험 방법

2.1 초접합 MOSFET 기본 구조 설계와 설명

그림 1은 초접합 MOSFET의 기본구조를 보여주고 있다. P 베이스 영역은 채널이 형성되고, JFET 영역은 gate 아래 고농도로 주입된 영역을 뜻한다. Pillar 영역은 P와 N형으로 구분, N pillar는 on 상태에서 전류의 이동을 위한 통로이며 P pillar는 역전압 시 전계 분산을 위한 실드 역할을 하고 있다. N+ source, P+ source, N+ drain 영역은 전극과 오믹 접촉을 위한 고농도로 도핑된 영역이다. Pillar층을 형성하기 위해 N 드리프트층 위에 드리프트보다 높은 농도의 멀티에피층을 통해 N pillar층을 형성하고 보론을 이온 임플란테이션(ion implantation)을 통해 P pillar를 형성하고자 하였다. 이를 10번 반복하여 P pillar를 10개의 층으로 구성하였다. 초접합 MOSFET의 에피층의 두께, 에피저항도, N pillar 농도 및 P pillar 농도에 따라 변화하는 항복전압, $R_{DS(on)}$, 문턱전압에 대한 분석과 900 V 초접합 MOSFET의 최적화를 위한 실험을 진행하였다.

온저항인 $R_{DS(on)}$ 은 20 A급 소자를 기준으로 값을 측정하였으며, 항복전압은 마진을 20% 고려하여 1,080 V를 목표로 설정하였다.




Fig. 1. Superjunction MOSFET structure.

3. 결과 및 고찰

3.1 에피 두께와 저항도에 따른 전기적 특성

그림 2는 에피층의 두께와 저항도에 따른 항복전압과 온저항 특성을 보여주고 있으며, 그림 2(a)는 에피의 저항도를 60 $\Omega \cdot \text{cm}$ 로 고정하고 에피 두께에 따라 항복전압과 온저항 특성을 보여주고 있다. 이와 같은 경우 항복전압은 증가하는 좋은 특성을 갖고 있지만 에너지 효율에 영향을 끼치는 온저항이 증가하고 있어 트레이드오프 관계를 갖는다는 것을 알 수 있다. 그림 2(b)는 에피층의 두께를 70 μm 로 고정시키고, 저항도에 따른 항복전압과 온저항 특성을 나타낸 것으로 앞선 그림 2(a)와 유사한 경우를 보여주고 있다는 것을 알 수 있었다.




Fig. 2. (a) The breakdown voltage and on resistance according to epi thickness that N drift resistivity was fixed to 60 $\Omega \cdot \text{cm}$ and (b) the breakdown voltage and on resistance according to N drift resistivity that epi thickness was fixed to 70 μm .

3.2 N pillar 도핑농도에 따른 전기적인 특성 분석

그림 3에서는 N pillar 영역 농도 변화에 따른 항복 전압과 온저항 특성 변화를 나타내고 있으며, 농도 증가에 따라 저항이 줄어들어 항복전압이 감소하는 반면 온저항도 낮아지는 것을 알 수 있었다. 특히 900 V급을 유지하기 위해서는 N-pillar층의 농도가 $4 \times 10^{14} \text{ cm}^{-3}$ 이하로 유지해야 하며, 그때의 온저항은 $0.9 \text{ } \Omega \cdot \text{cm}$ 의 값을 보여주고 있다.




Fig. 3. The breakdown voltage and on resistance according to concentration N pillar layer.

3.3 P pillar 임플란트 윈도우 및 P pillar 에피 두께에 따른 전기적 특성 분석

그림 4는 P pillar층을 형성하기 위한 임플란트 윈도우의 크기와 해당 영역의 두께에 따른 항복전압과 온저항 특성을 보여주고 있다. 그림 4(a)에서 나타난 것처럼 2.0~2.5 μm 의 크기를 가질 때 에피 두께에 따라 항복전압이 증가하는 것을 볼 수 있었지만, 모두 1,000 V의 항복전압을 유지하고 있어, 해당 특성에는 크게 영향을 끼치지 않음을 알 수 있는 반면에 그림 4(b)에서는 윈도우 크기 및 에피의 두께가 증가함에 따라 온저항이 낮아지는 것을 볼 수 있었다.




Fig. 4. (a) The breakdown voltage characteristics according to the size of P pillar implant window and P pillar epi thickness and (b) the on resistance characteristics according to the size of P pillar implant window and P pillar epi thickness.

3.4 P pillar 영역의 도핑농도에 따른 전기적인 특성 분석

그림 5(a)는 P pillar층의 농도에 따른 전계분포를 보여주고 있으며, 그림 내에 있는 ㉠는 P pillar의 상단, ㉡는 P pillar의 하단부를 표시하고 있다. P pillar의 농도가 낮을수록 ㉠까지 고르게 분포되고, 농도가 높을수록 ㉡에 집중되는 것을 확인할 수 있다.

그림 5(b) P pillar 농도에 따른 항복전압 특성을 보여주고 있다. 그림에서 나타난 것처럼 항복전압은 $3.6 \times 10^{15} \text{ cm}^{-3}$ 지점까지 증가 후 $4.4 \times 10^{15} \text{ cm}^{-3}$ 부터 감소하는 것을 확인할 수 있다. 이에 따라서 P pillar 농도는 최적의 값인 $3.6 \times 10^{15} \text{ cm}^{-3}$ 를 선택하여 실험을 지속적으로 진행하였다.




Fig. 5. (a) The electric field distribution and (b) the breakdown voltage and on resistance characteristics according to the concentration of P pillar layer.

3.5 P base doping concentration에 따른 실험 결과

그림 6에서는 문턱전압을 조정하기 위하여 P base 농도 변화에 따른 문턱전압 특성을 보여주고 있다. P base 농도 증가 시 threshold voltage는 증가하는 것을 확인할 수 있었으며, 문턱전압이 4 V에 가까운 P base 농도 $1.9 \times 10^{17} \text{ cm}^{-3}$ 의 값을 선택하였다.

표 1에서는 최종적으로 도출된 설계 및 공정파라미터로서 소자의 전기적 특성은 항복전압 1,082.84 V, 문턱전압 3.93 V, 온저항 0.69 Ω (20 A 기준)으로 측정되었으며, 기존의 일반적으로 온저항이 1 Ω 이상인 전력 MOSFET보다 우수한 온저항 특성을 보여주는 것을 알 수 있으며, 이를 이용하여 기존의 전력 MOSFET을 충분히 대체할 것으로 판단된다.




Fig. 6. The threshold voltage characteristics according to P base doping concentration.

Table 1. Final structural variable settings.

Classification	Unit	Value
Half cell pitch	um	8
Cell total thickness	um	300
Epi thickness (N drift)	um	69
Resistivity (N drift)	ohm×cm	60
Resistivity (wafer)	ohm×cm	0.018
JFET doping concentration	cm ⁻³	7e15
P base doping concentration	cm ⁻³	1.9e17
N pillar doping concentration	cm ⁻³	6e14
P pillar epi thickness	um	16
P pillar interval	um	1.6
P pillar doping concentration (average)	cm ⁻³	3.6e15
The number of p pillar	ea	10

4. 결론

본 논문에서는 기존의 일반적인 온저항이 급격히 줄어든 MOSFET 900 V 초접합 MOSFET의 최적화를 진행하여, 해당되는 최적의 설계 및 공정 파라미터를 도출하였다. SiC MOSFET이 대체되고 있는 상황에서 Si 기반으로 온저항을 낮출 수 있는 소자이며, 같은 크기의 웨이퍼에서 생산효율을 높일 수 있는 소자라고 할 수 있다. 이와 같은 파라미터를 이용하여 전기적인 특성을 분석한 결과, 항복전압은 1,080 V, 온저항은 690 mΩ을 갖는 우수한 특성을 보이고 있다. 본 논문에서 제안한 소자는 전기 및 하이브리드 자동차의 부품으로 충분히 활용 가능할 것으로 생각된다.

ORCID

Hunsuk Chung

<https://orcid.org/0000-0001-6327-9772>

doi.org/10.4313/JKEM.2012.25.4.270

감사의 글

본 논문은 극동대학교 교내연구비의 지원으로 수행된 것임(FEU2019R24).

REFERENCES

- [1] J. H. Ji and J. H. Go, *Bulletin of the Korean Institute of Electrical and Electronic Material Engineers*, **30**, 3 (2017).
- [2] J. H. Lee, E. S. Jung, and E. G. Kang, *J. Korean Inst. Electr. Electron. Mater. Eng.*, **25**, 270 (2012). [DOI: <https://doi.org/10.4313/JKEM.2012.25.3.170>]
- [3] J. Geum, E. S. Jung, Y. T. Kim, E. G. Kang, and M. Y. Sung, *J. Electr. Eng. Technol.*, **9**, 843 (2014). [DOI: <https://doi.org/10.5370/JEET.2014.9.3.843>]
- [4] E. G. Kang, *J. Korean Inst. Electr. Electron. Mater. Eng.*, **27**, 613 (2014). [DOI: <https://doi.org/10.4313/JKEM.2014.27.10.613>]
- [5] E. G. Kang, *J. Korean Inst. Electr. Electron. Mater. Eng.*, **27**, 501 (2014). [DOI: <https://doi.org/10.4313/JKEM.2014.27.8.501>]
- [6] E. G. Kang, *Inst. Korean Electr. Electron. Eng.*, **18**, 532 (2014). [DOI: <https://doi.org/10.7471/ikeee.2014.18.4.532>]
- [7] G. J. Kim, Y. H. Kang, and Y. S. Kwon, *J. Korean Inst. Electr. Electron. Mater. Eng.*, **26**, 284 (2013). [DOI: <https://doi.org/10.4313/JKEM.2013.26.4.284>]
- [8] B. J. Kim, H. S. Chung, S. J. Kim, E. S. Jung, and E. G. Kang, *J. Korean Inst. Electr. Electron. Mater. Eng.*, **25**, 170 (2012). [DOI: <https://doi.org/10.4313/JKEM.2012.25.3.170>]