

대기모드 기능을 내장한 전원 장치 제어용 PWM IC 설계

Design of PWM IC with Standby Mode Control Function for SMPS

박현일^{1,a}, 김형우², 김기현², 서길수², 한석봉¹

(Hyun-Il Park^{1,a}, Hyoung-Woo Kim², Ki-Hyun Kim², Kil-Soo Seo², and Seok-Bung Han¹)

Abstract

In this paper, we designed the off-line PWM(Pulse width modulation) control IC for flyback type power converter to reduce the standby power consumption. In normal state, this off-line PWM IC generates the output pulse with 40~60 kHz frequency and duty ratio of 20~88 %. When SMPS operates in standby mode, this IC generates the output pulse with 33kHz frequency and duty ratio of 1 %. SPICE simulation was performed to verify the standby power consumption of the power converter with designed off-line PWM IC. Power converter with designed off-line PWM IC consumes less than 0.3W when it operates in standby mode condition.

Key Words : SMPS, PWM control IC, Standby mode, Green power, AC/DC converter

1. 서론

TV, VCR과 같은 가전기기나 컴퓨터, 복사기 등과 같은 각종 전자기기에는 기기의 동작을 위한 전원을 공급하기 위해 전원장치가 내장되어 있다. 전원장치의 동작 상태는 가전기기에서 필요로 하는 전력의 양에 따라 정상모드상태와 대기모드 상태로 구분할 수 있다. 일반적으로 가전기기가 구동되고 있는 경우를 정상모드 상태라 하며, 구동은 하지 않으나 전원이 완전히 꺼지지 않은 상태에서 외부 신호를 기다리고 있는 상태를 대기모드 상태라고 한다[1-3,5].

기기가 대기모드 상태에 있는 경우의 전력소모량이 문제가 되지 않았으나 최근에는 에너지 사용량의 급증에 따른 온실가스 배출량 증가와 같은 환경 문제와 유가의 급등에 따른 에너지 절약 문제와 연관되어 국가별로 대기모드 상태에서의 전력소모량을 규제하고 있으며, 따라서 전원장치 제어 회로의 기술적인 개발 방향도 대기모드 상태에

서 전원장치의 전력소모량을 최소화할 수 있는 기능을 내장하는 방향으로 이루어지고 있다.

대기모드 상태에서 전력소모의 원인으로는 스위칭 소자의 스위칭 손실 및 도통 손실이 주된 원인이 된다[1]. 전원장치가 대기모드 상태에서 동작할 때 스위칭 소자의 스위칭 손실과 도통 손실을 줄이는 방법으로는 스위칭 소자 구동 신호의 주파수를 낮추는 방법이 있으며 이외에도 듀티비를 제어하는 방법 등이 많이 사용되고 있다[2].

본 논문에서는 전원장치가 대기모드 상태에서 동작하는 경우의 전력소모량을 최소화하기 위해 전원장치 출력단에서의 부하량 검출을 통해 스위칭 소자 구동신호의 듀티비와 주파수를 제어할 수 있는 IC를 설계하였다. 시뮬레이션을 통해 확인한 결과 본 논문에서 설계한 IC를 적용한 경우에 대기모드 상태에서 전원장치의 전력소모량은 0.3 W 이하로 작은 값을 가짐을 추정하였다.

2. 본론

2.1 전력 손실의 원인 및 해결 방안

그림 1은 교류 전압을 직류전압으로 변환을 해주는 전원장치의 회로도이다. 대기모드 상태에서 전원장치의 손실은 수동소자에 의한 것이 대부분을 차지하며 그 외에 스위칭 소자에서의 스위칭

1. 경상대학교 전자공학과

(경남 진주시 가좌동 900)

2. 한국전기연구원 고집적전원연구그룹

a. Corresponding Author : qclsek@nate.com

접수일자 : 2007. 10. 4

1차 심사 : 2008. 2. 5

심사완료 : 2008. 3. 20




그림 1. 제어 IC를 적용한 전원장치 회로도.
 Fig. 1. Power supply circuit with control IC.

손실과 구동 손실이 있다. 통상 수동소자에 의한 손실은 소자의 특성에 의한 경우가 많고 제어하기가 힘들기 때문에 전원장치에서의 손실을 줄이는데에는 스위칭 소자의 손실을 저감시키는 기법을 많이 사용한다. 본 논문 역시 스위칭 소자의 손실을 줄이는 방법에 초점을 두어 IC를 설계하였다. 일반적으로 스위칭 소자의 턴 온과 턴 오프에는 수십 ns에서 1us정도의 시간이 필요하다. 이러한 스위칭 과정 동안 스위칭 소자에서 매우 큰 순시 전력 손실이 발생할 수 있으며, 스위칭 주기가 짧고 반복적으로 이루어지기 때문에 스위칭 소자의 스위칭 시간이 매우 짧더라도 스위칭에 의한 평균 전력 손실은 스위칭 손실로 발생을 하게 된다. 그리고 스위칭 소자를 온/오프 상태로 스위칭 하기 위해서는 제어 전하를 주입 또는 제거를 해야 한다. 이로 인해 제어 전하의 양은 스위칭 시간과 스위칭 소자 구동 손실이 발생하게 된다[3].

스위칭 소자의 구동 손실은 식(1)으로 나타낼 수 있으며,

$$P_{loss} = Q_g \times V_{gs} \times f_{sw} \quad (1)$$

Q_g : Total Gate charge, V_{gs} : Gate-to-Source voltage, f_{sw} : 스위칭 소자 구동신호 주파수

스위칭 소자의 스위칭 손실은 식(2)로 표현되어진다.

$$p_{loss} = \frac{1}{2} C_{oss} \times V_{ds}^2 \times f_{sw} \quad (2)$$

C_{oss} : MOSFET output capacitance,
 V_{ds} : Drain-to-Source voltage

구동 손실과 스위칭 손실의 식을 보았을 때 모두 스위칭 소자의 구동 주파수에 관한 함수로 대기모드 상태에 있을 때 동작 주파수를 최소화하면 손실절감을 할 수 있게 된다.

그리고 전력 손실중 하나인 도통 손실은 반도체 소자의 순방향 저항 $R_{DS(ON)}$ 에 의한 전압강하로 발생하게 된다. 수식으로는 식(3)과 같이 표현이 된다.

$$P_c = (I\sqrt{D})^2 \cdot R_{DS(ON)} \quad (3)$$

$R_{DS(ON)}$: Static Drain-Source on resistance.

D : 스위칭 소자 구동신호의 전체 주기에 대한 턴온 시간의 비율.

I : 드레인에서 소스로 흐르는 순시전류.

도통 손실은 스위칭 소자의 온 저항과 듀티비의 함수이며, 비례하는 관계를 가지고 있다. 따라서 도통 손실을 줄이기 위해서는 최소의 듀티비로 스위칭 소자를 구동하게 된다. 그리고 전원장치의 출력 단, 즉 트랜스포머 2차 측의 전류는 전원장치 입력단인 트랜스포머 1차 측에서의 전압과 스위칭 소자의 도통시간의 관계식으로 표현할 수 있다[4].

$$p_1 = \frac{1}{2} L_p \times i_{p1}^2 \times f_{sw} = \frac{V_{in} t_{on}^2}{2L_p} f_{sw} \quad (4)$$




그림 2. 피드백 전압에 대한 구동신호의 듀티비.
Fig. 2. Duty ratio of the driving signal as a function of feedback voltage.

$$i_p = \frac{V_{in}}{L_p} t_{on} \quad (5)$$

$$i_{p2} = \frac{N_p}{N_s} i_{p1} = \frac{N_p}{N_s} \times \frac{V_{in}}{L_p} t_{on} \quad (6)$$

$$V_0 = \frac{N_s}{N_p} \times \frac{D}{1-D} V_{in} \quad (7)$$




그림 3. 피드백 전압 대 구동 신호 동작 주파수.
Fig. 3. Feedback voltage vs frequency of driving signal.

i_{p1} 은 1차측, i_{p2} 는 2차측의 피크 전류이며 D 는 스위칭 소자 구동신호의 듀티비를 나타낸다. 위의 식에서 나타낸 바와 같이 2차측에 전달되는 전류는 스위칭 소자 도통시간의 함수이다. 따라서 부하가 작은 경우에는 스위칭 소자 구동신호의 듀티비를 그림 2처럼 저하시킬 경우 스위칭 소자에서의 불필요한 전력소모를 줄일 수 있다. 특히, 스위칭 소자 구동신호의 듀티비와 주파수를 모두 제어하




그림 4. 정상 모드와 대기모드 상태의 피드백 전압과 스위칭 소자 구동 신호 패턴.
Fig. 4. Signal patterns of the feedback voltage and switching device driving pulse at normal and standby mode.

게 되면, 듀티비만을 제어하는 것보다 더 효과적으로 전력 손실을 줄일 수 있다.

그림 2와 3을 바탕으로 하여 전원장치가 정상모드에서 동작하는 경우와 대기모드 상태에서 동작하는 경우의 전원장치 출력으로 부터의 피드백 전압과 스위칭 소자의 구동 신호간의 관계는 그림 4와 같이 나타내게 된다.

그림 4에서 구간1은 부하가 큰 경우, 즉 피드백 전압이 높은 경우이며, 이 구간에서는 최대 주파수의 스위칭 소자 구동 신호와 최대의 듀티비로 동작을 하게 된다. 부하의 양이 선형적으로 감소한다는 조건하에서는 스위칭 소자 구동신호는 구간2와 같이 동작을 하게 된다. 구간2에서의 구동신호 주파수는 그림 3과 같이 작아지며, 듀티비는 부하에 대해 선형적으로 작아지게 된다. 무부하인 경우 즉, 대기모드 상태의 경우는 구간3에서 구간5까지의 동작 패턴을 반복하게 된다. 이 구간에서는 전원장치의 출력 전압을 유지 할 수 있을 정도의 전력만을 전달하게 된다. 그림 4에서 볼 수 있듯이, 피드백 전압은 특정한 전압 레벨 아래에서 동작을 하게 되며, 스위칭 구동 신호의 주파수와 듀티비는 최저로 동작을 하게 된다. 또한, 피드백 전압이 기준전압 이하일 경우에는 스위칭을 멈추게 되며, 다시 피드백 전압이 증가하여 기준전압 이상이 되면 스위칭을 다시 시작하게 된다. 구간6은 부하의 양이 선형적으로 커지게 되는 구간을 나타낸 것으로, 이 구간에서는 구간2와 반대로 스위칭 소자 구동신호의 듀티비와 주파수가 커지게 된다. 마지막으로 구간7은 부하가 커진 상태로 이 경우 스위칭 소자 구동신호는 최대 주파수와 듀티비를 나

타내게 된다. 따라서 위와 같이 부하의 양에 따라 스위칭 소자 구동신호의 동작 주파수와 듀티비를 제어함으로써 대기모드 상태에서의 전력 소모를 최소화 할 수 있다.

2.2 전력손실 절감의 위한 회로

그림 5는 대기모드 제어 회로의 블록 다이어그램을 나타낸 것이다. 그림 5에서 제어회로1은 커패시터 전압의 최대값과 최소값을 정의해주기 위한 기준전압 발생회로이고, 제어회로2는 커패시터 전압을 입력으로 하여 방전 바이어스 회로를 제어하여 스위칭 소자의 구동신호의 최소 주파수의 구형파를 발생 시키게 된다. 제어회로3은 부하의 크기를 검출한 피드백전압을 입력으로 하여 방전 바이어스 회로의 전류량을 제어하는 회로이다. 부하의 크기가 커지게 되면 방전 전류량이 커지게 되어 스위칭 소자의 구동신호의 동작 주파수가 커지게 된다. 제어회로4는 부하의 양을 검출한 피드백 전압과 커패시터의 양단전압인 삼각파를 입력으로 하며, 두 입력 전압을 비교하여 PWM을 만들어 낸다. 제어회로5는 제어회로4의 출력과 제어회로2의 출력을 입력으로 하는 회로로써, 피드백 전압이 작아지게 되면 제어회로2의 출력을 내보내게 되며, 피드백 전압이 커지게 되면 제어회로4와 제어회로2의 신호의 합을 출력하게 된다. 보호회로는 과전류, 과전압, 과부하와 같은 비정상적인 상태가 인지될 경우 PWM IC 및 전원장치를 보호하기 위한 회로이고, 제어회로6은 PWM 신호와 보호회로의 출력을 입력받아 비정상상태일 때 스위칭 소자 구동신호의 출력을 온/오프 시키는 제어회로이다.




그림 5. 대기모드 제어 회로의 블록 다이어그램.

Fig. 5. Block diagram of standby mode control circuit.

그림 6은 그림 5의 대기모드 제어 회로의 블록 다이어그램의 방전제어회로와 충전바이어스 회로 그리고 제어회로3과 제어회로2로 구성된 회로로 구성하여 스위칭 소자의 구동신호 주파수 변조 방법을 심볼로 나타낸 개략도이다. 일정한 양의 전류를 발생시켜서 커패시터에 충전을 하게 되는 충전 바이어스 회로와, 제어회로2와 제어회로3에 의해 제어되는 방전 바이어스 이용하여 커패시터의 방전 시간을 제어함으로써 동작 주파수 변조를 하게 된다.




그림 6. 주파수 변조의 개략적 회로.
Fig. 6. Concept circuit of a frequency modulation.

그림 6에서 커패시터에 충전되는 전류(I_1)와 방전전류 ($I_2 + I_3 + I_4$)의 크기가 같을 때 그림 7과 같이 주기 T_1 인 삼각파가 발생되며, 이때 최소의 동작 주파수를 가지게 된다. 단, I_1 과 I_3, I_4 의 크기는 모두 같다. 그리고 I_2 의 크기가 주파수 변조의 주요 변수로 작용을 한다. 부하의 크기가 작아지게 되면 I_2 의 크기 역시 작아지게 되며, 심지어 0 A까지 되게 된다. I_2 의 크기가 0 A가 되게 되면 I_2 와 I_3 에 의해서만 방전이 I_2 되게 된다. 위와 같은 조건일 때 충전 시간과 방전 시간은 같아지게 되며, 최소의 동작 주파수를 가지게 된다. 그리고 부하의 크기가 커지게 되면 I_2 의 크기가 커짐으로 인하여 방전 시간이 충전 시간 보다 더 빨라지게 되는 것이다. 즉 동작 주파수는 커지게 되는 것이다. 충전시간 및 방전시간은 아래의 식을 이용하여 구할 수 있다.

$$V_c = \frac{1}{C} \int I_1 dt \quad (8)$$

$$V_c = \frac{I_1 T_{ch}}{C} \quad (9)$$

$$C = \frac{I_1 T}{V_c} = \frac{I_1 \times T_{ch}}{V_{cmax} - V_{cmin}} \quad (10)$$

여기서 T_{ch} 는 커패시터 충전 시간이며, V_c 는 커패시터의 전압이며 I_1 은 충전되는 전류이다.
방전 모드 식

$$I_{disch} = C \frac{V_{cmax} - V_{cmin}}{T_{disch}} \quad (11)$$

$$I_1 = I_3 = I_4 \quad (12)$$

I_{disch} 는 방전전류이며 T_{disch} 는 방전 시간이다.
따라서 부하 검출 전압을 입력으로 하는 제어회로3는 방전 바이어스 중 I_2 전류를 제어한다. 부하 검출 전압이 클 경우 즉 부하의 크기가 클 경우는 방전 시간이 짧아지게 되어 그림 7과 같이 화살표 방향으로 삼각파의 파형 변화 패턴을 가지된다. 그리고 동작 주파수는 커지게 되는 것이다. 이와 반대로 부하 검출 전압이 작아지게 되면 다시 말해 부하의 크기가 작아지게 되면 I_2 의 크기는 작아지게 되면 심지어 0 A가 되게 된다. 따라서 화살표의 반대 방향의 삼각파 파형 변화 패턴을 가지게 된다. I_2 의 크기가 0 A가 되게 되면 T_1 과 T_2 는 같아지게 되며 최소 동작 주파수로 동작을 한다. 이와 같은 방법으로 스위칭 소자 구동 신호의 동작 주파수 변조한다.





그림 7. 주파수 변조의 원리.
Fig. 7. Principle of a frequency modulation.

$T_1/2$: 충전 시간, T_1 : 최대 삼각파의 주기, T_2 : 주파수 변조에 따른 삼각파 주기


3. 시뮬레이션 결과

시뮬레이션을 통해 검증한 결과 대기모드 기능을 내장한 전원장치 제어회로의 스위칭 소자 구동 신호와 피드백 전압은 부하 상태에 따라 그림 8과 같이 나타난다.



(a) 피드백 전압

(a) Feedback voltage waveform



(b) 구동 신호

(b) Gate Voltage waveform of power MOSFET

그림 8. 피드백 전압에 따른 구동 신호 변화.

Fig. 8. Driving pulse variation characteristics as a function of feedback voltage.

그림에서 볼 수 있듯이 피드백 전압이 작아지기 시작하면 구동신호의 주파수가 떨어지게 된다. 구동 신호의 주파수는 피드백 전압에 따라 33 kHz~60 kHz, 구동 신호의 듀티비는 0.86%~88%까지 변화한다.

전원장치가 대기모드 상태인 경우 스위칭 소자 구동 신호의 동작 주파수는 33 kHz, 듀티비는 0.86%이며, 피드백 전압이 기준전압보다 작아지게 되면 구동신호의 출력이 정지된다. 피드백 전압이 기준전압 보다 커지게 되면 다시 스위칭을 시작하며, 전원장치가 대기모드 상태에서 동작하는 동안 위의 과정을 반복함으로써 전원장치를 제어하게 된다. 즉, 대기모드상태에 있을 때 손실전력은 식(1), (2), (3)에 적용을 하였을 때 아래 표 1과 같다.

표 1. 스위칭 소자와 제어회로의 특성 및 전력 손실.

Table 1. The characteristics of switching components and control circuit and power consumption.

스위칭 소자 특성	-Output capacitance : 154 pF -Input Charge : 74 nC -R _{DS(ON)} : 0.8 Ω
전원장치 제어회로 특성	-구동신호 출력 전압 : 15 V -구동신호 주파수 : 최소 : 33 kHz 최대 : 60 kHz -구동 신호 듀티비 : 최소 : 0.86 % 최대 : 88 % -전류 소비 : 700 uA (단, 구동단 제외) 10 mW
대기 상태시 스위칭 전력 손실	-스위칭 손실 : 245 mW -구동 손실 : 36.7 mW -도통 손실 : 7.4 mW

스위칭 소자에서의 손실을 제외한 전원장치 회로에서의 전력 소모는 대기모드 상태에 있을 때 전체 전력 소모의 수%정도에 지나지 않는다[8]. 따라서 표 1의 결과를 고려해 보았을 때 전체 전력 소모는 0.3 W이하로 추정할 수 있다.

4. 결론

본 논문에서는 대기모드 제어 기능을 내장한 off-line PWM IC를 설계하고 시뮬레이션을 통해 검증하였다. 설계된 off-line PWM IC는 전원장치가 정상모드 상태에서 동작하는 경우에는 40~60 kHz의 주파수와 20~88%의 듀티비를 가지는 스위칭 소자 구동신호를 내보내며, 대기모드 상태인 경우에는 33 kHz의 주파수와 0.86%의 듀티비를 가지는 스위칭 소자 구동신호를 내보낸다.

시뮬레이션을 통해 검증한 결과 설계한 off-line PWM IC를 적용한 전원장치의 대기모드에서 0.3 W이하의 낮은 전력만을 소모함을 추정할 수 있다.

참고 문헌

- [1] L. McGarry, "The standby power challenge", Proc. of IEEE AGEC, p. 56, 2004.
- [2] H.-S. Choi and D. Y. Huh, "Techniques to minimize power consumption of SMPS in standby Mode", Power Electronics Specialists Conference, p. 2817, 2005.
- [3] Jai P. Agrawal, "Power Electronics Systems Theory and Design", Prentice Hall, p. 71, 2001.
- [4] J.-H. Choi, J.-W. Kim, and D.-Y. Huh, "The new technique for the lowest power consumption in the stand-by of power supply", IEEE Power Electronics Specialists Conference, p. 741, 2004.
- [5] 김형우, 김상철, 서길수, 김기현, 김남균, 김은동, "전원장치용 power factor correction IC 설계", 대한전기학회 하계학술대회논문집, p. 1954, 2005.
- [6] 김남균, 김상철, 방욱, 송근호, 김은동, "고효율, 저전력 switched-capacitor DC-DC 변환기의 설계 및 구현", 한국전기전자재료학회 2001하계학술대회논문집, 2001.
- [7] 김기현, 김지홍, 김남균, 김상철, 서길수, "제어용 PLC 모델을 위한 대기전력 절감모듈 개발", 한국전기전자재료학회 2004하계학술대회 논문집, 2004.
- [8] B.-T. Huang, K.-Y. Lee, and Y.-S. Lai, "Design of a two-stage AC/DC converter with standby power losses less than 1", Proc. Power Conversion Conference, p. 1630, 2007.