

최적 증착 속도로 형성된 MgO를 갖는 인-라인 진공 실장된 플라즈마 디스플레이 패널의 방전 특성에 관한 연구

A Study on Discharge Characteristics of the PDP Packaged with In-situ Vacuum Sealing with the MgO Protective Layer Deposited by Optimal Evaporation Rate

이조휘¹, 조의식¹, 권상직^{1,a}
(Zhao-Hui Li¹, Eou Sik Cho¹, and Sang-Jik Kwon^{1,a})

Abstract

AC PDP with MgO protective layer coated with the optimum evaporation rate of 5 Å/s can generate more enhanced efficiency through the vacuum in-line sealing process. However, the optimized process conditions still require the optimum driving scheme on the ramp-up and ramp-down slope of the reset waveform for enhancing the efficiency. In this paper, for the in-situ vacuum sealed PDP with the optimum evaporation rate of MgO protective layer, the address delay time was investigated with various slopes of ramp waveform during a reset ramp-up and ramp-down period. In this study, the minimum statistical delay time was obtained at the ramp-up rate of 6.0 V/μs and the ramp-down rate of 0.7 V/μs of the reset waveform.

Key Words : PDP, MgO, Vacuum in-line sealing, Efficiency, Addressing delay time

1. 서 론

벽걸이 TV로 알려진 플라즈마 디스플레이 패널 (Plasma Display Panel, PDP)은 대형화 평판표시 소자로 기체를 방전시켜 형성된 빛을 이용하여 문자나 그래픽을 표시하는 장치이다. PDP는 간단한 구조, 고 해상도, 빠른 응답 속도, 대형화와 광 시야각 등 장점을 가지고 있다. 그러나 고효율, 고화질, 저가격 PDP 개발을 하기 위하여 MgO에 의한 많은 연구발표가 있어 왔다. MgO 보호막은 penning 방전 가스와 직접 접촉하고 있으며 PDP의 방전 특성 및 수명에 직접 영향을 미치게 된다. MgO는 강한 이온성 결합을 하고 있으며 압연형 결정구조를 가지는 물질로 낮은 표준 자유 에너지

(standard free energy), 유전 상수(dielectric constant: ~9.8), 스퍼터링률(sputtering yield), 일함수(work function) 값과 매우 큰 밴드갭 에너지(band gap energy: ~7.8 eV) 값을 가지고 있어 화학적, 열적으로 안정된 물질로 알려져 있다. PDP에서 표면 보호막으로 사용 되었을 때 MgO가 가지는 낮은 스퍼터링률 값과 일함수 값은 각각 우수한 플라즈마 내부식성과 높은 이차전자 방출계수(secondary electron emission coefficient) 값을 보장하며, 높은 밴드갭 에너지는 보호막의 우수한 투명성을 부여할 수 있게 한다[1-3].

현재까지 알려진 MgO 보호막을 형성하는 방법으로는 일반적으로 전자빔(E-beam) 증착 방법이 있으며 여기서 MgO의 증착 속도는 이차 전자 방출계수에 영향을 준다[4].

MgO의 증착속도뿐만 아니라 MgO에 흡수되는 불순 가스들이 MgO의 이차 전자 방출계수에 영향을 주는 것으로 알려져 있다[5,6]. 따라서 실장(packaging)된 패널 안에 있는 방전 가스 순도는 PDP의 발광 효율에 중요하다. 따라서 본 연구에서

1. 경원대학교 전자공학과
(경기도 성남시 수정구 복정동 산 65)
a. Corresponding Author : sjkwon@kyungwon.ac.kr
접수일자 : 2008. 6. 16
1차 심사 : 2008. 7. 24
심사완료 : 2008. 9. 12

는 최적 조건으로 증착된 MgO에 의한 PDP 패널의 효율을 향상시키기 위하여, 패널 실장시 진공 인-라인 방식으로 실장하였으며 이에 대한 방전 특성을 분석하였다. 즉, 고 순도 가스를 얻기 위하여 진공 챔버 안에 상하패널을 붙인 후에 방전 가스를 충전하는 것이다. 본 실험에서는 최대 발광 효율을 얻기 위하여 최적의 증착속도로 MgO 보호막을 증착한 후에 진공 인-라인 실장 방법으로 PDP 패널을 준비하였다.




그림 1. 어드레스 지연 시간의 정의.

Fig. 1. Schematic of address delay time.

그러나 PDP의 발광 효율 저하의 원인 중 하나는 ADS(address-display-period separation) 구동 방식의 어드레스(address) 구간이 너무 긴 것에 기인하기도 한다. ADS 구동방식은 한 frame을 8개 subfield로 나누고, 각 subfield는 초기화(reset) 구간, 어드레스(address) 구간과 유지(sustain) 구간 3개 있으며 VGA 해상도(640열×480행)의 한 frame 경우는, 한 어드레스펄스 폭은 3 μ s로 가정하면 총 어드레스방전 시간은 약 11.52 ms이다. 이 시간은 약 한 frame의 70%를 차지하며 AC PDP 구동 중 아주 긴 시간이다. 상대적으로 방전 유지 시간이 적어져서 방전 휘도와 발광 효율이 떨어진다. 따라서 방전 휘도와 발광 효율을 개선하면서 PDP를 정확하게 구동하기 위하여 방전 delay를 최대한 줄여야 한다[7].

그림 1에 어드레스방전 delay의 정의를 보여주고 있다. 어드레스방전 delay t_d 는 어드레스전압을 인가했을 때부터 어드레스방전이 일어날 때까지 걸리는 시간이며 statistical delay t_s 와 formative delay t_r 로 나눈다[8].

최근에 ADS 구동 방식의 reset 구간에 램프 파형을 널리 사용하고 있다. 이 램프 펄스는 이전 frame에서의 방전 때문에 셀에 남아있는 벽전하(wall charge)를 제거하기 위한 것만 아니라 바로 뒤의 어드레스방전을 위하여 일정한 벽전하를 만들어 주는 역할도 한다. 또 이 램프 펄스에 의해

약방전이 일어나서 AC PDP의 명암비(contrast ratio)를 개선하면서 그 동안 만들어진 벽전하들이 어드레스방전 delay를 줄일 수 있다[9-11].

본 실험에서는 최적의 증착속도로 코팅한 MgO 보호막을 가지고 진공 인-라인 실장 방법으로 실장된 PDP의 방전 특성을 분석하기 위하여, reset 구간의 램프 파형의 기울기를 변화시키면서 어드레스방전 delay를 측정하였고 그 사이의 관계를 분석하였다.

2. 실험

실험에서 사용된 기판은 PD-200 유리 기판이었으며 주 발광 영역이 35(W)×35(H) mm²인 2인치 대각선 크기의 테스트 패널을 제작하였다. 상판은 먼저 유리 기판에 형성되어 있는 ITO막을 사진식각공정(photolithography)으로 식각함으로써 투명 전극을 형성하였고, 그 위에 스크린 프린터(screen printer)를 사용하여 버스 전극(bus electrode)과 투명 유전체(transparent dielectric)를 형성하였다. 이어서 E-beam 증착방법을 이용해 MgO 박막을 증착하였다. 타겟은 99.99%의 순도를 가지는 직경 10 mm, 두께 5 mm의 MgO 펠릿(pellet)을 사용하였다. 증착 전에 초기 진공도는 1.0×10⁻⁶ torr였고 증착시의 기판온도는 300 °C로 하였으며 증착속도는 3~15 Å/s 변화시키고 증착된 MgO 박막의 두께는 5,000 Å가 되도록 하였다. 하판은 유리 기판에 스크린 프린팅 방법을 이용하여 어드레스 전극(address electrode)과 백색 유전체(white dielectric), 격벽(barrier rib), 형광체(phosphor) 부분을 형성시켰다. 또 상판과 하판의 실장 공정을 위하여 유리 재질로 구성된 sealing frit을 디스펜싱(dispensing) 공정을 통하여 200 μ m의 두께로 형성하였다.

이렇게 만들어진 상판과 하판을 진공 챔버(vacuum chamber) 안에 세팅(setting)하고 1×10⁻⁶ torr까지 배기시켰다. 그 다음 Ne+Xe(4%) 혼합가스를 400 torr까지 주입하였다. 발광 특성을 측정하기 전에 annealing은 300 °C 1시간 하였고 방전을 유지하면서 aging을 충분히 수행하였다. 어드레스 delay를 측정하기 위하여 ADS(address display-period separation) 구동파형을 이용하여 한 픽셀(pixel)에 대해 방전 시켰다. VDS 시스템(AWG 1200)을 이용하여 ADS 구동파형을 발생시키고 IR 검파기(detector)로 픽셀에서 나오는 IR 빛을 검출하면서 오실로스코프(oscilloscope, TDS450C)를 통해서 데이터를 저장하였다.




그림 2. (a) ADS 구동파형, (b) 램프업 파형 및 (c) 램프다운 파형.
 Fig. 2. (a) ADS driving waveform during reset period with (b) various ramp-up slope, (c) various ramp-down slope.

표 1. 램프 펄스의 기울기 값.

Table 1. Slopes of the ramp waveform.

#	Designed Slope (V/ μ s)	Real Slope (V/ μ s)
Ramp-up	1	2.40
	2	3.00
	3	3.96
	4	5.96
Ramp-down	5	0.54
	6	0.66
	7	0.79
	8	1.08

실험에서 설계되는 ADS 구동파형이 그림 2에 나타났다. Reset 구간의 램프 파형이 여러 가지 기울기를 가지고 있다. 오실로스코프로 측정하는 reset 파형은 그림 3에 나타났다. 설계되는 램프 파형의 기울기 값과 실제 값은 표 1에 보여준다. 설계되는 값과 실제 값은 비슷하게 나오는 것을 볼 수 있다. 그리고 어드레스전압은 80 V부터 120 V 까지 변환시키고 어드레스 delay를 측정하였다. 어드레스 delay를 600 번 측정하고 Laue expression를 이용하여 formative delay t_f 와 statistical delay t_s 를 계산하였다[12,13].




그림 3. 실제 ADS 구동파형 (a) 램프업 파형 및 (b) 램프다운 파형.
 Fig. 3. Real ADS waveform during reset period with (a) various ramp-up slope and (b) various ramp-down slope.




그림 4. 증착속도에 따라 형성된 MgO 박막의 XRD 스펙트럼.
 Fig. 4. XRD spectrum of the MgO film deposited with different deposition rate.




그림 5. 증착속도에 따라 형성된 MgO 박막의 이차 전자 방출계수.

Fig. 5. Secondary electron emission coefficient of the MgO film deposited with different evaporation rate.

3. 결과 및 고찰

먼저 증착 속도에 따라서 증착된 MgO의 결정성과 PDP의 발광 효율의 관계를 분석하였다. 따라서 다른 증착 속도로 증착된 MgO의 결정성이 그림 4에 나타났다. 그림과 같이 3~5 Å/s 낮은 속도로 증착된 MgO에서는 (200) 피크가 나오지만 증착속도가 10 Å/s보다 클 때는 (200) 피크가 점점 줄어들을 볼 수 있다. 증착속도가 5 Å/s일 때 (200) 피크가 제일 높게 나오는 것으로 나타났다.

그림 5에 보여진 것과 같이 5 Å/s로 증착된 MgO 보호막이 가장 높은 이차 전자 방출계수 (secondary electron emission coefficient, γ)를 가지는 것을 볼 수 있다.

다음으로 실장 시의 초기 진공도가 PDP의 발광 효율에 미치는 영향을 관찰하였다. 결과적으로 초기 진공도가 1×10^{-5} torr 이하이면 발광 효율이 개선되는 것을 그림 6에서 볼 수 있다. 이것은 실장 때 MgO 보호막이 불순 가스를 흡수해서 오염이 되며 PDP의 발광 특성에 영향을 미치기 때문이다. 따라서 고효율 PDP를 얻기 위해서는 인-라인 진공실장이 필요하다는 것을 알 수 있다.

다음으로 최적의 증착속도 5 Å/s로 증착된 MgO 보호막을 가지고 진공 인-라인 실장된 PDP에 대해 각 기울기가 다른 램프 펄스에 따른 방전 특성을 측정하였다.

램프업(ramp-up) 펄스 기울기가 2.4 V/ μ s, 3.0 V/ μ s, 4.0 V/ μ s, and 6.0 V/ μ s 이고 어드레스전압은




그림 6. 초기 진공도에 따른 발광 효율 비교.

Fig. 6. Luminous efficiency on the effect of the base vacuum level.

80 V일 때 어드레스방전 시 나오는 IR 파형이 그림 7에 나타났다. IR 파형의 크기가 거의 비슷하지만 램프업 펄스 기울기 값이 증가함에 따라서 방전은 점점 빨라지는 것을 볼 수 있다. 즉, 기울기 높은 램프업 펄스가 빠른 어드레스방전을 여기한다. 그림 8은 램프다운(ramp-down) 펄스 기울기가 0.5 V/ μ s, 0.7 V/ μ s, 0.8 V/ μ s, and 1.1 V/ μ s 일 때 방출된 IR 파형이고, 그림 7과 비슷한 결과를 얻었다. 즉, 램프다운 펄스의 기울기 값이 작았을 때 어드레스방전이 빠르게 발생하였다. reset 구간에 만들어지는 벽전하(wall charge) 량이 어드레스방전의 일어나는 속도에 영향을 준다. 위 결과를 보면 기울기가 큰 램프업 펄스나 기울기가 작은 램프다운 펄스가 priming particle를 더 많이 발생시키는 것으로 분석할 수 있다.

어드레스 delay와 reset 구간 램프 파형의 관계를 정확하게 분석하기 위해서는 statistical delay t_s 와 formative delay t_f 를 측정해야 된다. t_s 는 어드레스전압이 인가할 때부터 하나의 자유 전자(free electron)가 발생할 때까지 소요되는 시간이다. 어드




그림 7. 램프업 펄스 기울기에 따른 어드레스방전 시 IR 파형의 비교.
 Fig. 7. IR waveform of address discharge versus various ramp-up slopes.




그림 8. 램프다운 펄스 기울기에 따른 어드레스방전 시 IR 파형의 비교.
 Fig. 8. IR waveform of address discharge versus various ramp-up slopes.

레스방전 jitter에 주요 영향을 미치는 t_s 는 자유 전자들이 통계적으로 발생하는 현상과 관련된다. t_s 의 크기는 어드레스방전 시 priming particle들이 얼마나 남아있는 지를 결정한다. 즉, 많은 priming particle들이 남아있으면 t_s 는 작아질 수 있다. 또는 하나의 자유 전자가 형성 시부터 방전 개시 때까지 걸리는 시간을 t_r 라고 한다. t_r 의 크기는 셀 내부 전압의 크기에 좌우한다. 본 실험에서는 Laue식을 이용하여 statistical delay t_s 과 formative delay t_r 를 얻었다.

Reset 구간의 램프업 파형 기울기를 변화시키고 측정된 statistical delay t_s 값을 그림 9에 나타내었




그림 9. 램프업 펄스 기울기에 따른 t_s 비교.
 Fig. 9. Statistical delay t_s versus various ramp-up slopes.

다. 여기서 램프업 파형의 기울기는 2.4 V/ μs , 3.0 V/ μs , 4.0 V/ μs , 6.0 V/ μs 이고 어드레스전압은 80 V부터 100 V까지 변화시켰다. 그림 9에서 보는 바와 같이 램프업 파형의 기울기가 클수록 t_s 값은 작아짐을 볼 수 있다.

그림 10에서는 램프다운 파형 기울기에 따라서 측정된 statistical delay t_s 값을 나타내었다. 그림 9와 그림 10의 결과로부터 램프업과 램프다운 파형의 기울기 값이 statistical delay t_s 에 크게 영향을 미치는 것으로 볼 수 있다.




그림 10. 램프다운 펄스 기울기에 따른 t_s 비교.
 Fig. 10. Statistical delay t_s versus various ramp-down slopes.

Formative delay t_f 와 램프 파형의 기울기의 관계도 분석하여 결과를 그림 11에 나타내었다. 동일한 어드레스 전압에 대해 t_f 는 램프 파형의 기울기에 따라 거의 변화지 않았지만 어드레스 전압 V_{add} 증가함에 따라서 t_f 값은 작아지는 것을 볼 수 있다.




그림 11. 램프다운 펄스 기울기에 따른 t_f 비교.
Fig. 11. Formative delay t_f versus various ramp-down slopes.

결과적으로 최적의 증착속도로 증착된 MgO 보호막을 가지고 진공 인-라인 실장 방법으로 실장된 PDP는 방전 효율에 매우 효과적임을 알 수 있었다. 또한 최적의 램프 파형을 적용함으로써 AC PDP의 방전 특성이 더욱 개선됨을 알 수 있다.

4. 결론

고효율 AC PDP를 얻기 위해서는 최적의 공정 조건과 구동 파형을 요구한다. 5 A/s 증착속도로 형성된 MgO 보호막을 가지고, 약 5×10^{-6} torr 이하의 초기 진공도로 인-라인 실장된 AC PDP에 대해 구동파형에 따른 delay 시간을 측정하였다. Reset 구간의 램프 파형의 기울기에 따라서 어드레스 delay를 측정하였으며 6.0 V/ μ s의 램프업과 0.7 V/ μ s의 램프다운을 가지는 reset 파형으로 구동하였을 때, statistical delay t_s 는 53 ns이고 formative delay 0.77 μ s인 최소인 값을 얻을 수 있었다.

감사의 글

본 연구는 한국학술진흥재단 지역대학우수과학

자지원사업 (KRF-2006-521-D00332)에 의해 지원되었습니다.

참고 문헌

- [1] G. Oversluizen, S. Zwart, M. F. Gillies, T. Dekker, and T. J. Vink, "The route towards a high efficacy PDP; influence of Xe partial pressure, protective layer, and phosphor saturation", *Microelectronics J.*, Vol. 35, No. 4, p. 319, 2004.
- [2] H. Uchiike, K. Miura, N. Nakayama, T. Shinoda, and Y. Fukushima, "Secondary electron emission characteristics of dielectric materials in AC-operated plasma display panels", *IEEE Trans. Electron. Dev.*, Vol. 23, No. 11, p. 1211, 1976.
- [3] B. Moine and G. Bizarri, "Rare-earth doped phosphors: oldies or goldies?", *Mat. Sci. and Eng. B*, Vol. 105, No. 1-3, p. 2, 2003.
- [4] S. J. Kwon, Y. J. Kim, and S. E. Lee, "Material properties and plasma display panel discharging characteristics depending on MgO evaporation rate", *Jpn. J. Appl. Phys.*, Vol. 45, No. 11, p. 8709, 2006.
- [5] J. H. Shin and C. H. Park, "Effects of the impurity gases on the characteristics of ac PDP", *J. of KIEEME(in Korean)*, Vol. 15, No. 10, p. 909, 2002.
- [6] J. H. Eun, J. H. Lee, S. G. Kim, M. Y. Um, S. Y. Park, and H. J. Kim, "The protection of MgO film against hydration by using Al_2O_3 capping layer deposited by magnetron sputtering method", *Thin Solid Films*, Vol. 435, No. 1-2, p. 199, 2003.
- [7] A. Seguin, L. Tessier, H. Doyeux, and S. Salavin, "Measurement of addressing speed in plasma display devices", *Proc. IDW'99*, p. 699, 1999.
- [8] Q. Yan, N. Kosugi, Y. Oe, H. Tachibana, and L. F. Weber, "Analysis of priming source for addressing discharge of AC PDP", *Proc. IDW'06*, p. 359, 2006.
- [9] L. F. Weber, "Plasma display challenges", *Proc. Asia Display'98*, p. 15, 1998.

- [10] K. Sakita, T. Takayama, K. Awamoto, and Y. Hashimoto, "Analysis of a weak discharge of ramp-wave driving to control wall voltage and luminance in AC-PDPs", SID'00 Dig., p. 110, 2000.
- [11] T. Komaki, H. Taniguchi, and K. Amemiya, "High luminance AC-PDPs with waffle-structured barrier ribs", Proc. IDW'99, p. 587, 1999.
- [12] M. Polovic, V. Markovic, and S. Mekic, "Electrical breakdown time delay distribution in nitrogen for small values of the afterglow period", J. Phys. D: Appl. Phys., Vol. 24, p. 779, 1991.
- [13] M. Makino, E. Mizobata, and K. Toki, "Dependence on a horizontally adjacent cell discharge of addressing discharge time lag in AC PDP cell", Proc. IDW'01, p. 809, 2001.