Journal of the Korean Institute of Electrical and Electronic Material Engineers. Vol. 13, No. 11, pp. 895~900, 2000.

논 문 13-11-1

# GaAs MESFET의 정전용량에 관한 특성 연구

# C-V Characteristics of GaAs MESFETs

박지홍*, 원창섭*, 안형근*, 한득영*

(Ji-Hong Park*, Chang-Sub Won*, Hyungkeun Ahn*, Deuk-Young Han*)

**Abstract**

In this paper, C-V characteristics based on the structure of GaAs MESFET's has been proposed with wide range of applied voltages and temperatures. Small signal capacitance; gate-source and gate-drain capacitances are represented by analytical expressions which are classified into two different regions; linear and saturation regions with bias voltages. The expression contains two variables; the built-in voltage( $V_{bi}$) and the depletion width($W$). Submicron gate length MESFETs has been selected to prove the validity of the theoretical prediction and shows good agreement with the experimental data over the wide range of applied voltages.

**Key Words** : Metal-Semiconductor Field-Effect Transistor(MESFET), Gate to Source Capacitance( $C_{gs}$), Gate to Drain Capacitance( $C_{gd}$)

## 1. 서론

20세기에 들어 많은 반도체 소자의 연구가 진행되어 새로운 형태의 소자의 개발로 이어졌는데, W. Shockley에 의해서 처음 제안된 전계 효과 소자는 시간이 흐르면서 많은 소자의 개발로 이어졌고, 그 중에서 GaAs를 이용한 MESFET(Metal Semiconductor Field Effect Transistor)의 많은 연구가 이루어졌다. 그러나, GaAs MESFET은 Si을 이용한 소자보다 까다로운 공정과 높은 가격으로 인하여 아직까지 그 이용 범위가 일반적이지는 못하다. 하지만, 산업화가 진행되면서 정보의 양이 많아지고, 빠른 처리속도가 요구되면서 기존의 Si을 이용한 소자로는 한계를 느끼게 되었고, GaAs MESFET의 이용 범위가 점점 확대되고 있다. 특히 GaAs MESFET은 이동 통신 등의 초고주파와 초고속의 디지털 회로에서 중요한 부분으로서 자리잡고 있는데, 보다 정확한 모델을 개발 하고자 많은 연구가 진행되고 있으며, 그 결과 해석적인 많은 정전용량 모델이 제안되었다[1][2]. 그러나, 지금 까지 제안된 모델은 온도에 대한 해석이 부족하고, 온도에 대한 특성을 제시한 경우도 그 온도의 한계가 낮았다[3]. 따라서, 본 논문은 정전용량을 해석함에 있어서 온도에 따라서 변화하는 변수를, 물리적으로 기초한 소자해석에 추가함으로써 온도에 따라 변화하는 게이트-소스 사이( $C_{gs}$), 게이트-드레인 사이의 정전용량( $C_{gd}$)의 모델을 제시하고 있다. 이는 온도가 증가하고 주파수가 점점 높아지면서, 온도에 의한 정전용량의 변화가 무시 할 수 없는 변수로 작용하기 때문에 그 변화를 해석하는데 목적이 있다.

본 연구에서는 먼저, 인가 전압에 따라서 변화하는 공핍층에 의한 공간전하를 구하고 이의 변화에 의해서 나타나는 미분에 의한 정전용량(Differential Capacitance)을 계산하였다. 그리고, 공간전하에 의

* : 건국대학교 공과대학 전기공학과
(서울특별시 광진구 화양동 1, Fax : 02-447-9186, E-mail : hkahn@kkucc.konkuk.ac.kr)
2000년 2월 9일 접수, 2000년 6월 28일 심사완료

해서 발생하는 정전용량 이외에 이전의 논문에서 고려하지 않았던 공핍층 자체에 의해서 발생하는 가변 정전용량(Variable Capacitance) 부분을 추가함으로써 보다 정확한 정전용량 모델을 제시하고 있다.

본 연구에서 제시한 정전용량 모델은 상온(Room temperature)에서 실험적인 값과 거의 일치함을 보였으며, 실제 사용환경에서의 환경변화 요인에 대응하는 특성을 예측하고자 -100℃에서 400℃까지 넓은 범위의 온도에 대하여 그 특성을 예측하였고 일부 참고문헌의 결과와 일치하는 특성을 도출하였으며 이는 향후 제작된 실제 소자와 비교 전 온도범위에 대하여 재 검증될 것이다.

## 2. 정전용량 모델

본 연구에서 제시된 모델은 기존의 물리적인 기반을 둔 소자해석에서 무시되어졌던 게이트 아래 채널 양옆의 확장 공핍(Side Well) 부분을 보정하였으며, 게이트에 문턱전압보다 낮은 전압이 인가되었을 경우에 물리적으로 그 과정을 포함하였다. 그리고, 온도에 따른 변수를 추가하였는데, 먼저 온도에 따라서 변화하는 내부전압과 공핍층의 두께 등의 값들을 확인하고, 이어서 인가 전압에 따라서 변화하는 공핍층 내부의 전하를 구하여, 이를 바탕으로 미분에 의한 게이트 소스 사이의 정전용량($C_{gse}$)과 게이트 드레인 사이의 정전용량($C_{gd}$)을 구하게 된다. 여기에서 게이트 소스 사이의 미분에 의한 정전용량은 전압의 크기에 따라 변화하는 공핍층 자체의 가변 정전용량($C_{va}$)을 고려하기 위하여 $C_{gse}$로 표현하였다.

### 2.1 온도에 따른 변수

온도에 따른 정전용량을 계산하기 위해서는 먼저 온도에 따라서 변화하는 여러 변수를 확인해야 하는데, 본 논문에서는 그 동안 상온에 국한되면서 무시되어졌던 내부전압($V_{bi}$)과 공핍층의 두께($a(x)$)가 온도에 따라서 변하는 성질을 이용하였다[4][5]. 이것은 식 (2.1)[6], 식 (2.2)[4]로 나타내며, 위의 변수를 고려함으로써 온도에 대한 정전용량을 구하게 되었다. 식 (2.1)은 페르미 에너지 레벨이 진성 에너지 레벨(Intrinsic energy level, $E_i$)의 중앙에 위치한다는 가정으로 유도된 식이다.

$$V_{bi} = \frac{kT}{q}\ln\left(\frac{N_D}{n_i}\right) - \frac{(E_C - E_F)}{q} \quad (2.1)$$

$$a(x) = W_{bc} \quad (2.2)$$

단 $W_{ij} = \sqrt{2\varepsilon V_{ij}/qN_D}$ 으로 정의한다.

$V_{bc} = V_{bi} - V(x) - \frac{kT}{q}$ 이고 $V(x)$는 channel potential이며, 식 (2.1)에서 k는 볼츠만 상수이고, T는 절대온도, q는 전자의 전하량, $N_D$는 채널의 도핑농도, $n_i$는 반도체의 진성 캐리어 농도를 나타내는데, 지금 까지 온도에 따라서 농도의 변화를 고려하지 않고 일정하게 취급하였던 것과 달리 온도에 따른 변화를 고려한 경우이다. 이 진성 캐리어 농도 등이 변화함으로써 내부전압이 온도에 따라서 달라지게 되고 이로 인하여 공핍층의 두께가 변하고 내부 전하가 변화하게 되는 것이다[6].

식 (2.1)의 $\frac{kT}{q}$는 MESFET의 경우 캐리어가 전자 한가지인 단극성 소자(Unipolar Devices)이므로 이 경우의 온도의 특성을 고려해준 부분이다[4].

### 2.2 공핍층의 변화에 따른 정전용량의 계산

채널 내부에서 인가전압의 크기에 따라서 변하는 공핍층과 이로 인해서 변화하는 전하의 양을 이용하여 미분에 의한 정전용량을 구하는데, 이는 인가된 전압의 크기에 따라서 다음의 3가지 경우로 나누어서 해석할 수 있다[7][8].

#### 2.2.1 문턱전압 이상의 선형영역 ($V_g > V_T$, $V_{ds} < V_{dsat}$)

게이트의 전압($V_g$)이 문턱전압($V_T$)보다 높고, 드레인 소스 사이의 전압($V_{ds}$)이 전도영역을 모두 모두 공핍시키는 전압인 포화 전압($V_{dsat}$)보다 낮은 경우로써, 그림 1은 선형영역일 때 MESFET의 단면도를 보여주고 있는데, 공핍층의 내부를 1, 2, 3 영역으로 나누어서 각 영역의 전하를 구하고, 전압에 대한 변화율을 구함으로써 정전용량을 구하게 된다. 게이트 소스 사이의 정전용량은 식 (2.3)과 같이 표현할 수 있다[2].

$$C_{gse} = C_{gse1} + C_{gse2} + C_{gse3} = -\frac{\partial Q_t}{\partial V_s}\bigg|_{V_{gd} = const.} \quad (2.3)$$

식 (2.3)에서 $Q_t$는 총 공간 전하를 나타내며 식 (2.4)로 표현되고 $C_{gsei}$는 i번째 영역의 정전용량을 나타내는데 식 (2.5)와 같다.

$$Q_t = Q_1 + Q_2 + Q_3 \tag{2.4}$$

$$C_{gsei} = -\frac{\partial Q_i}{\partial V_s}\Bigg|_{V_{gd} = const.} \qquad i = 1,2,3 \tag{2.5}$$




**그림 1** 선형영역에서 MESFET의 내부 공간전하 분포.

**Fig. 1** Internal space charge distribution in the linear region.

식 (2.5)에서 $Q_i$는 i번째 영역의 공간 전하이며, 이 공간전하는 공핍영역의 체적에 단위 체적당 전하량을 곱하여 계산하면 된다. 그림 1에서 $a_s$는 게이트 단자의 소스 쪽의 공핍층의 두께를, $a_d$는 게이트 단자의 드레인 쪽의 공핍층의 두께를 나타내는데 식 (2.6), 식 (2.7)과 같이 표현되며, $q$는 전자의 전하량, $N_D$는 채널의 도핑농도, $L$은 게이트의 길이(채널의 길이), $W$ 는 게이트의 폭, $\varepsilon$은 유전율을 나타낸다.

$$a_s = W_{bg} \tag{2.6}$$

$$a_d = W_{bd} \tag{2.7}$$

단 $V_{bg} = V_{bi} - V_{gs} - \frac{kT}{q}$ 이고

$V_{bd} = V_{bi} - V_{gs} + V_{ds} - \frac{kT}{q}$ 이다. 또한, 게이트 드레인 사이의 정전용량은 식(2.8)과 같이 정의 할 수 있다.

$$C_{gd} = C_{gd1} + C_{gd2} + C_{gd3} = \frac{\partial Q_t}{\partial V_d}\Bigg|_{V_{gs} = const.} \tag{2.8}$$

위의 식들을 이용하여 계산하면 게이트에 문턱전압 이상의 전압이 인가된 선형영역에서의 정전용량의 결과는 다음과 같다.

먼저 게이트 소스 사이의 정전용량 $C_{gse}$는 식 (2.9)가 된다.

$$C_{gse} = \frac{\pi\varepsilon W}{2} - \frac{\sqrt{2}\, q N_D W L W_{bd}}{V_{ds}} + \frac{\frac{2\sqrt{2}}{3} q^2 N_D^2 W L (W_{bd}^3 - W_{bg}^3)}{(\varepsilon\ V_{ds}^2)} \tag{2.9}$$

게이트 드레인 사이의 정전용량은 식 (2.10)이 된다.

$$C_{gd} = \frac{\sqrt{2}\, q N_D W L W_{bd}}{V_{ds}} - \frac{\frac{2}{3}\sqrt{2}\, q^2 N_D^2 W L (W_{bd}^3 - W_{bg}^3)}{(\varepsilon\ V_{ds}^2)} \tag{2.10}$$

#### 2.2.2 문턱전압 이상의 포화영역 ($V_g > V_T$ , $V_{ds} \geq V_{dsat}$)

공핍층의 두께가 인가전압에 따라 변화하여 채널의 폭(a)까지 증가하게 되는 $V_{dsat}$이후에는 소자내부의 공핍층의 분포가 그림 2와 같이 되며, 이들 각 부분의 공간 전하는 공핍층의 체적에 단위체적당 전하량을 곱하여 계산하게 되는데, $Q_5$를 구하면 식 (2.11)과 같다. 그림에서 $L_s$는 게이트 아래에서 공핍층이 채널까지 확장된 거리를 나타내고, $L_{ex}$는 공핍층이 채널까지 증가한 후 드레인 쪽으로 확장된 거리를 보여주는 것으로 각각 식(2.12), 식 (2.13)과 같다.

$$Q_5 = \frac{1}{2} q N_D W \tan^{-1}(a/L_{ex}) a_d^2 \tag{2.11}$$

$$L_s = L\left(1 - \frac{V_{dsat}}{V_{ds}}\right) \tag{2.12}$$

$$L_{ex} = \sqrt{W_{bd}^2 - a^2} \tag{2.13}$$

$L_s$를 구하는 식 (2.12)는 드레인에 인가된 전압이 채널을 경유하여 선형적으로 감소한다는 가정 하에 구한 값이고, 이는 보다 복잡하게 유도되었던 기존의 논문과 그 가정이 다르다[1][2]. 식 (2.12)와 식 (2.13)은 채널이 완전히 공핍되어 포화가 발생하는 전압에서부터 적용되어진다. 또한, 본 논문에서는 이전에 제시되었던 논문[1][2]와 달리 채널이 전압에 대하여 전체적으로 모두 공핍이 된다는 가정하에 식을 전개하였으며, 이는 물리적으로 공핍층이 전압에 따라서 변화한다는 기본적인 가정이 내포되어 있다. 마찬가지로 식 (2.13)도 채널이 포화되는 시점부터 적용되어지며, 이 식은 식 (2.8)을 이용하여 구할 수 있다.




**그림 2** 포화영역에서 MESFET의 내부 공간전하 분포.

**Fig. 2** Internal space charge distribution in the saturation region.

### 2.3 가변 정전용량

앞장에서 고려한 공핍층의 변화에 의한 정전용량은 미분에 의한 정전용량으로써 인가된 전압이 변화함에 따라서 그 값이 나타나게 된다. 하지만, 실제로 전압이 인가되지 않은 상태에서도 그 정전용량은 나타나게 되고, 전압이 인가 된 상태에서도 공핍층의 고정전하에 의한 가변 정전용량은 존재하게 된다. 참고문헌 [9]에서 보면 실제로 계산한 정전용량이 측정값과 큰 차이를 보이게 되는데, 이를 기생 정전용량(Parasitic capacitance)으로 취급하고 일정한 값을 추가함으로써 모델을 설명하였다. 하지만, 본 논문에서는 이를 정적인 요인에 의한 정전용량으로 계산을 하여, 그 크기를 게이트 소스 사이의 정전용량에 추가함으로써 전체 정전용량의 크기를 계산하였다. 이렇게 함으로써 보다 정확하고 정량적인 정전용량 분석이 가능하였다.

본 논문에서는 이를 다음의 식처럼 표현하였다. $C_g = C_{gs} + C_{gd}$이 되는데, $C_{gs} = C_{gse} + C_{va}$이다. 그리고, 공핍층 자체에 의한 가변 정전용량 $C_{va}$는 선형영역에서 식 (2.17)과 같다.

$$C_{va} = LW\sqrt{\frac{2\varepsilon^2}{2\, W_{bd}^2 - W_{ds}^2}} \tag{2.17}$$

또한, 포화영역 이후의 영역에서는 식 (2.17)의 드레인과 소스사이의 포화전압을 사용함으로써 전 영역의 특성을 표현 할 수 있다. 식 (2.17)은 본 논문에서 새로이 제시하는 식으로써 공핍층 자체에 의한 가변 정전용량이 게이트 소스 사이의 정전용량에 포함된다는 개념으로 유도한 식으로써, 가변 정전용량이 게이트 소스 전압과 드레인 소스 전압에 의하여 영향을 받는 것을 나타내고 있다.

## 3. 시뮬레이션 및 고찰

연구 결과를 확인하기 위하여 MATLAB을 이용하여 시뮬레이션을 하였는데, 먼저 공핍층의 변화로 발생하는 정전용량과 이 공핍층에 의한 가변 정전용량의 크기를 확인하여 온도에 따른 정전용량을 제시하게 된다. 시뮬레이션에는 두 개의 소자를 사용하였는데, A)소자는 불순물의 농도가 $1.1\times10^{17}cm^{-3}$, 크기는 $1\times300\ \mu m^2$ 이고[8], B)소자는 불순물의 농도가 $0.72\times10^{17}cm^{-3}$, 크기는 $0.5\times150\ \mu m^2$ 이다[7]. 시뮬레이션 결과를 살펴보면 게이트에 인가된 전압에 따른 게이트 소스 사이의 정전용량은 공간전하와 공핍층에 의한 가변 정전용량을 합산함으로써 비교적 정확한 일치를 보였다.

그림 3은 게이트 소스 사이의 전압에 대한 게이트 소스 사이의 정전용량을 실제로 참고문헌에서 주어진 값과 비교하여 나타낸 그래프로서 비교적 일치하는 결과를 보이고 있다. 이 정전용량에는 가변 정전용량이 포함되어 있는 것이다. 그림 4는 드레인 소스 사이의 전압에 대한 게이트 소스 사이의 정전용량에 대한 그래프를 나타내는 것으로 온도가 증가할수록, 게이트 드레인 사이의 전압이 증가할수록




그림 3 소자 A의 경우 참고문헌 [8]과 비교한 게이트 소스 사이의 정전용량. ( $V_{ds}$ = 4 V)

Fig. 3 $C_{gs}$ compared with Reference [8] for Device A. ( $V_{ds}$ = 4 V)




그림 5 소자 B의 온도와 게이트 소스 전압에 따른 게이트 드레인 사이의 정전용량.( $V_{ds}$ = 3 V)

Fig. 5 $C_{gd}$ of Device B with $V_{gs}$ and temperatures. ( $V_{ds}$ = 3 V)




그림 4 소자 A의 온도와 드레인 소스 전압에 따른 게이트 소스의 정전용량. ( $V_{gs}$ =-1.5 V)

Fig. 4 $C_{gs}$ of Device A with $V_{ds}$ and temperatures.( $V_{gs}$ = -1.5 V)




그림 6 소자 B의 온도 변화와 드레인 소스 전압에 따른 게이트 정전용량. ( $V_{gs}$=-0.3 V)

Fig. 6 $C_g$ of Device B with $V_{ds}$ and temperatures. ( $V_{gs}$ = -0.3 V)

정전용량이 증가하는 특성을 보이고 있다. 그림 5는 게이트 소스 사이의 전압에 대한 게이트 드레인 사이의 정전용량을 나타내고, 그림 6은 드레인 소스 사이의 전압과 게이트 정전용량을 나타내는 그림으로, 선형영역과 포화영역 경계에서 기울기가 약간 달라지는 것을 볼 수 있는데 이는 서로 적용하는 식이 달라지면서 나타나는 현상이 되겠다.

### 4. 결 론

본 연구는 이전의 논문들이[7][8] 공핍층의 구조 해석에서 무시했던 확장 공핍 부분을 보정하여 더욱 실제와 근사한 의미를 가지고 있으며 게이트 전압에 따라 선형영역과 포화영역의 동작 범위에 대한 선형적인 결과를 얻어냈다. 또한, $L_S$의 유도과정을 이전의 논문과 달리 보다 간단한 식으로 표현하였고, $L_{ex}$ 부분을 새로이 정의하였다. 그래서 소자의 물리적인 구조만 알 수 있다면 그 소자의 정전용량을 해석 할 수 있게 되었다. 그리고 핵심적으로, 지금 까지 그 고려가 미약하였던 넓은 범위의 온도에 대한 부분을 이론적으로 추가하여 정전용량을 계산하였는데, 먼저 물리적으로 공핍층을 해석하였고, 앞선 논문에서는 고려하지 않은 가변 정전용량을 게이트 소스사이의 정전용량 계산에 추가하였다.

본 연구의 결과에서 볼 수 있듯이 온도가 증가할수록 정전용량은 그 크기가 증가하게 되는데, 이로 인하여 단위 이득 주파수(Unity gain frequency, $f_T$)가 온도가 증가하면서 값이 감소 할 것이라는 것을 예측할 수 있다. 그리고 실제 MESFET의 응용분야에서 온도에 따른 특성의 변화가 중요하게 대두되고 있는데, 온도에 대해 변하는 정전용량의 크기를 고려하여 회로를 설계함으로써 온도에 보다 안정적인 시스템을 만들 수가 있을 것이다. 향후 초기문턱전압(subthreshold Voltage)영역과 온도에 대한 결과를 추가함으로써 전동작전압 및 전온도영역에 대한 검증을 실 소자의 제작과 더불어 진행할 예정이다.


### 감사의 글

이 논문은 1999학년도 건국대학교 학술연구비 지원에 의해 수행되었기에 감사 드립니다.


### 참고문헌


[1] T. Chen, M. Shur, "A Capacitance Model for GaAs MESFET's", *IEEE Trans. Electron Devices*, vol. ED-12, pp. 883-891, 1985.

[2] T. Takada, K. Tokoyama, M. Ida, T. Sudo, "A MESFET Variable-Capacitance Model for GaAs Integrated Circuit Simulation" *IEEE Trans. Microwave Theory Tech*, vol. MTT-30, pp. 719-724, 1982.

[3] S. Munoz, J. Sebastian, J. Gallego, "Modeling the Bias and Temperature Dependence of a C-Class MESFFET Amplifier" *IEEE Trans. Microwave Theory Tech.*, vol. 45, pp. 527-533, 1997.

[4] S. M. Sze, *Physics of semiconductor devices*, 2nd ed. New York Wiley, 1981.

[5] R. F. Pierret, *Semiconductor device fundamentals*, NY, Addison Wesley, 1996.

[6] C. Won, H. Ahn, D. Han, M. Nokali, "D.C. characteristic of MESFETs at High Temperatures" *Solid-State Electronics*, vol. 43, pp. 537-542, 1999.

[7] S. D'Agostino, A. Betti-Berutto, "Physics-Based Expressions for the Nonlinear Capacitance of the MESFET Equivalent Circuit", *IEEE Trans. Microwave Theory Tech*, vol. 42, pp. 403-406, 1994.

[8] M. Nawaz, T. Fjeldly, "A New Charge Conserving Capacitance Model for GaAs MESFET's", *IEEE Trans. Electron Devices*, vol. 44, pp. 1813-1821, 1997.

[9] L. G. Hipwood, "Physical Modeling of Microwave Transconductance & Capacitance in GaAs MESFET's Operated in Velocity Saturation", *IEEE Trans. Electron Devices*, vol. 37, pp. 1405-1408, 1990.